

1/3/4

DIALOG(R)File 351:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

010452866 **Image available**

WPI Acc No: 1995-354185/ 199546

XRAM Acc No: C95-154839

XRPX Acc No: N95-263908

Semiconductor device mfg method for multilay
involves prebaking substrate by
of SOG film by

second h

Patent Assignee: NEC CORP (NIDE); NIPPON ELECTRIC CO (NIDE)

Inventor: HOMMA T; KISHIMOTO K

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	
JP 7240460	A	19950912	JP 9430667	A	19940228	199546	B
US 5506177	A	19960409	US 95394943	A	19950224	199620	
KR 160338	B1	19990201	KR 954128	A	19950228	200038	

Priority Applications (No Type Date): JP 9430667 A 19940228

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
JP 7240460	A		12	H01L-021/768	
US 5506177	A		15	H01L-021/44	
KR 160338	B1			H01L-021/768	

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-240460

(43)Date of publication of application : 12.09.1995

(51)Int.Cl.

H01L 21/768

(21)Application number : 06-030667

(71)Applicant : NEC CORP

(22)Date of filing : 28.02.1994


(72)Inventor : KISHIMOTO KOJI
HONMA TETSUYA

(54) FABRICATION OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To provide a method for depositing a layer insulation film including an SOG film in which the water resisting property is enhanced while suppressing crack.

CONSTITUTION: After forming a lower layer wiring 107A etc. and depositing a plasma oxide 108, a solution principally comprising hydrogenated silsesquioxane is spin coated. It is subjected to first heat treatment, i.e., pre-baking, and then second heat treatment at a higher temperature thus forming a reflow SOG film 109a. Subsequently, a plasma oxide 110a is deposited.



LEGAL STATUS

[Date of request for examination]

27.10.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2751820

[Date of registration]

27.02.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-240460

(43) 公開日 平成7年(1995)9月12日

(51) Int.Cl.⁹

識別記号

庁内整理番号

F I

技術表示箇所

H 0 1 L 21/768

H 0 1 L 21/ 90

M

P

審査請求 未請求 請求項の数10 O L (全 12 頁)

(21) 出願番号 特願平6-30667

(22) 出願日 平成6年(1994)2月28日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 岸本 光司

東京都港区芝五丁目7番1号 日本電気株式会社内

(72) 発明者 本間 哲哉

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【目的】 SOG膜を含んだ層間絶縁膜において、クラック等の発生を抑止し、耐水性の優れた製造方法を提供する。

【構成】 下層配線107A等を形成し、プラズマ酸化膜108を形成した後、水素化シルセスキオキサン類を主成分とする溶液の回転塗布、第1の熱処理によるプリベーク、および第1の熱処理より高い温度での第2の熱処理によりリフローされたSOG膜109aを形成する。続いて、プラズマ酸化膜110aを形成する。



【特許請求の範囲】

【請求項 1】 絶縁膜を介してシリコン基板表面上に複数の下層配線を形成する工程と、

第 1 のプラズマ化学気相成長法により、前記下層配線表面と前記絶縁膜表面とを覆う第 1 の酸化シリコン膜を形成する工程と、

水素化シルセスキオキサン類 ($(\text{HSiO}_{3/2})_n$) を主成分とする溶液を前記第 1 の酸化シリコン膜表面に塗布し、第 1 の熱処理によるプリベークを行ない、該第 1 の酸化シリコン膜表面を覆う SOG 膜を形成する工程と、

前記第 1 の熱処理より高い温度による第 2 の熱処理により、前記 SOG 膜をリフローする工程と、

第 2 のプラズマ化学気相成長法により、リフローされた前記 SOG 膜表面を覆う第 2 の酸化シリコン膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 2】 前記下層配線がアルミニウムを主材料として含む金属膜、銅を主とした積層金属膜もしくは金を主とした積層金属膜からなることを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 3】 リフローされた前記 SOG 膜表面を、化学的機械研磨法により平坦化する工程を有することを特徴とする請求項 1 あるいは請求項 2 記載の半導体装置の製造方法。

【請求項 4】 前記第 1 のプラズマ化学気相成長法および前記第 2 のプラズマ化学気相成長法の少なくとも一方が、テトラエチルオルソシリケートと酸素とを原料とするプラズマ化学気相成長法であることを特徴とする請求項 1、請求項 2 あるいは請求項 3 記載の半導体装置の製造方法。

【請求項 5】 前記第 1 のプラズマ化学気相成長法および前記第 2 のプラズマ化学気相成長法の少なくとも一方が、シランと亜酸化窒素とを原料とするプラズマ化学気相成長法であることを特徴とする請求項 1、請求項 2 あるいは請求項 3 記載の半導体装置の製造方法。

【請求項 6】 絶縁膜を介してシリコン基板表面上に複数の下層配線を形成する工程と、

第 1 のプラズマ化学気相成長法により、前記下層配線表面と前記絶縁膜表面とを覆う第 1 の酸化シリコン膜を形成する工程と、

水素化シルセスキオキサン類 ($(\text{HSiO}_{3/2})_n$) を主成分とする溶液を前記第 1 の酸化シリコン膜表面に塗布し、第 1 の熱処理によるプリベークを行ない、該第 1 の酸化シリコン膜表面を覆う SOG 膜を形成する工程と、

前記第 1 の熱処理より高い温度による第 2 の熱処理により、前記 SOG 膜をリフローする工程と、

リフローされた前記 SOG 膜の表面を酸素プラズマ処理する工程と、

前記第 1 の熱処理より高い温度による第 3 の熱処理により、酸素プラズマ処理された前記 SOG 膜を固化する工程と、

第 2 のプラズマ化学気相成長法により、固化された前記 SOG 膜表面を覆う第 2 の酸化シリコン膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 7】 前記下層配線がアルミニウムを主材料として含む金属膜、銅を主とした積層金属膜もしくは金を主とした積層金属膜からなることを特徴とする請求項 6 記載の半導体装置の製造方法。

【請求項 8】 リフローされた前記 SOG 膜表面を、化学的機械研磨法により平坦化する工程を有することを特徴とする請求項 6 あるいは請求項 7 記載の半導体装置の製造方法。

【請求項 9】 前記第 1 のプラズマ化学気相成長法および前記第 2 のプラズマ化学気相成長法の少なくとも一方が、テトラエチルオルソシリケートと酸素とを原料とするプラズマ化学気相成長法であることを特徴とする請求項 6、請求項 7 あるいは請求項 8 記載の半導体装置の製造方法。

【請求項 10】 前記第 1 のプラズマ化学気相成長法および前記第 2 のプラズマ化学気相成長法の少なくとも一方が、シランと亜酸化窒素とを原料とするプラズマ化学気相成長法であることを特徴とする請求項 6、請求項 7 あるいは請求項 8 記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は半導体装置の製造方法に関し、特に多層配線を有する半導体装置における層間絶縁膜の形成方法に関する。

【0002】

【従来の技術】 半導体素子の微細化に伴ない、半導体装置の構成には多層配線の採用が必須になる。多層配線を有する半導体装置の層間絶縁膜としては、上層配線と下層配線との間などの配線間の寄生容量を低減する目的から、酸化シリコン系の絶縁膜が主流になっている。半導体素子の微細化により、下層配線の配線間隔も縮小され、この配線間のアスペクト比（下層配線の膜厚（＝下層配線の高さ）／下層配線の配線間隔）も高くなる。このため、最近の層間絶縁膜の形成には、層間絶縁膜表面が滑らかであることと下層配線の配線間における層間絶縁膜の充填性が要求される。さらに上層配線と下層配線との間の寄生容量を低減するためにも、下層配線上面上の層間絶縁膜の膜厚は厚いことが好ましくなる。これらの要求を満たす従来の層間絶縁膜の形成方法としては、主に SOG 膜を用いる方法と PSG 膜もしくは BPSG 膜をリフローする方法との 2 つがある。

【0003】 BPSG 膜等をリフローする方法は、下層配線が多結晶シリコン膜、高融点金属膜、高融点金属シリサイド膜あるいは高融点金属ポリサイド膜からなる場

合には採用できるが、下層配線の主材料がアルミ系金属、銅あるいは金からなる場合には不適当である。リフローに必要な温度は低くても800℃程度必要である。下層配線の主材料がアルミ系金属からなる場合、このリフロー温度はアルミ系金属の融点より高い。下層配線の主材料が銅あるいは金からなる場合、銅および金の融点はこの温度より高いが、これらの下層配線は銅膜あるいは金膜の上下にバリアメタル膜が設けられた積層金属膜であるが、この温度では銅あるいは金の熱拡散をこれらのバリアメタル膜で抑止することができなくなる。

【0004】下層配線の主材料がアルミ系金属からなる場合を例にすると、従来のSOG膜を用いる方法の概要は、以下のようになっている。

【0005】まず、シリコン基板表面に所要の半導体素子を形成し、全面に例えばBPSG膜等を堆積、リフローして下地絶縁膜を形成し、所要のコンタクトホールを形成した後、例えばチタン膜、窒化チタン膜（もしくは窒化タングステン膜）、アルミ-銅-シリコン合金膜および窒化チタン膜（もしくは窒化タングステン膜）を順次スパッタリングして膜厚約800nmの積層金属膜を形成し、これを公知の方法でパターンニングして複数の下層配線を形成する。この下層配線の最小間隔は例えば0.4μmである。このような部分での2つの下層配線に挟まれた空隙部のアスペクト比は約2となる。このとき、下層配線と下地絶縁膜とは、シリコン基板に対して、それぞれ引張り応力と圧縮応力とを有する。

【0006】次に、下層配線を含めた下地絶縁膜表面を、化学気相成長法による膜厚約200nmの酸化シリコン膜により覆う。ただし、このときの酸化シリコン膜の膜厚は、下層配線上面および下地絶縁膜上面を直接に覆う部分では200nmとなり、下層配線側面を覆う部分では100~150nmとなる。このため、この酸化シリコン膜に覆われた上記空隙部のアスペクト比は、4~8となる。なお、この化学気相成長法の成長温度は、下層配線の構成材料からの制約により、高々450℃である。またこの化学気相成長法としては、下地絶縁膜の応力との整合性と下層配線に対する段差被覆性ことから、プラズマ化学気相成長法が好ましい。このときの酸化シリコン膜は 1×10^8 Pa程度の圧縮応力を有している。

【0007】次に、ポリケイ酸類($n\text{SiO}_2 \cdot m(\text{H}_2\text{O})$ ：ただし、分子量は1000g/mol前後であり、 n は30~40程度であり、 m は $n-2$ 、 $n-1$ 、 n 、および $n+1$ のいずれかの値である。)を主成分とし、有機溶剤からなる溶液を、上記酸化シリコン膜表面に例えば5000rpmで回転塗布する。続いて、150℃程度の温度で約1分間のプリベークを行ない、有機溶剤を除去する。これにより、酸化シリコン膜表面はSOG膜により覆われる。このSOG膜の膜厚は下層配線の上面上で高々200nmであり、このとき、4~8程

度のアスペクト比を有する上記空隙部も、このSOG膜により完全に充填される。この段階でのSOG膜はシラノール結合($\text{Si}-\text{OH}$)を多量に含んでいる。引き続いて、300℃程度で約30分間の熱処理を行なう。この熱処理により、上記SOG膜に脱水反応(2つのシラノール結合から1分子の H_2O が分離する)が起り、多くのシラノール結合はシロキサン結合($\text{Si}-\text{O}-\text{Si}$)に変換される。この熱処理された(無機系の)SOG膜は 1×10^8 Pa程度の引張り応力を有している。

【0008】なお、ポリシロキサン類($(\text{SiR}_2\text{O})_n$)を主成分とし、有機溶剤からなる溶液を用いるならば膜厚の厚い有機系のSOG膜を形成できるが、この有機系のSOG膜にはアルキル基が残存するためこの有機系のSOG膜を半導体装置に残置するのは好ましくない。

【0009】その後、(必要に応じて上記のようなSOG膜の形成工程を1~3回程度行ない)SOG膜の異方性エッチングによるエッチバックを行ない、少なくとも上記空隙部にSOG膜を残置し、表面が概ね滑らかな酸化シリコンからなる層間絶縁膜を形成する。さらに必要に応じて、化学気相成長法により全面に第2の酸化シリコン膜を形成し、下層配線に達するスルーホールを形成した後、アルミ系金属膜からなる上層配線を形成し、半導体装置を形成する。

【0010】

【発明が解決しようとする課題】上記のポリケイ酸類を出発原料とした(無機系の)SOG膜を用いた層間絶縁膜の形成方法では、シラノール結合をシロキサン結合に変換するための300℃程度の熱処理が必要である。この熱処理による脱水反応により、熱処理後のSOG膜はプリベーク直後のSOG膜に比べて20%以上の体積収縮が生じる。この熱処理後のSOG膜はシロキサン結合により網状の構造をなすが、この熱処理により全てのシラノール結合がシロキサン結合に変換されない。このため、この(無機系の)SOG膜の網状の構造は、親水基であるシラノール結合で終端する確率が大きくなる。また、前述のように、この熱処理された後のSOG膜は大きな値の引張り応力を有している。

【0011】このため、SOG膜を用いた層間絶縁膜の上記従来の形成方法は、以下の問題を有する。まず、熱処理後のSOG膜がプリベーク直後のSOG膜に比べて大きく体積収縮することから、膜厚が150~200nm程度になるとクラック、ポイドが発生しやすくなり、層間絶縁膜表面の滑らかさ、下層配線間の空隙部の充填性が損なわれる。この結果、上層配線の断線、上層配線間あるいは上層配線と下層配線との間の短絡の発生、上層配線のマイグレーション耐性の劣化などが生じる。1回の工程で形成されるこのSOG膜の実用に耐える膜厚は、高々100nm程度である。このため、このSOG膜の形成で層間絶縁膜の膜厚を確保するにはこのような

工程を複数回行なうことが必要となり、製造工程が長くなるという欠点も有している。

【0012】次に、熱処理された後のSOG膜は大きな値の引張り応力を有することと、このSOG膜の網状の構造が親水基であるシラノール結合で終端する確率が大きくなることから、このSOG膜では水分を吸着して応力緩和をする傾向が大になる。この結果、上層配線（および下層配線）の耐湿性が劣化する。

【0013】新しいSOG膜を用いてこれらの欠点を解消する層間絶縁膜を形成方法が、1992年のブイーエル・エス・アイ・マルチレベル・インターコネクション・カンファレンス（VLSI Multilevel Interconnection Conference）予稿集180～186頁に報告されている。この方法は次のようになっている。まず、半導体基板表面を覆う下地絶縁膜を形成し、アルミニウム膜からなる下層配線を形成した後、全面に水素化シルセスキオキサン類（ $(\text{HSiO}_{3/2})_n$ ）を主成分とする溶液を塗布し、150℃でプリベークした後、200℃で60秒間、300℃で60秒間および425℃で15分間の熱処理を施して新しいSOG膜を形成する。

【0014】この新しいSOG膜の主な特徴は、次のとおりである。このSOG膜の出発原料の分子量は、従来の無機系のSOG膜の出発原料であるポリケイ酸類の分子量より十分大きな値である。このため、従来の無機系のSOG膜より膜厚を厚くすることができる。このSOG膜は200℃程度からガラス転移する特性がある。このSOG膜は疎水基であるSi-H結合を終端とするシロキサン結合による網状の構造を有する。このため、従来の無機系のSOG膜より優れた耐水性を有する。

【0015】本発明者等は、上記報告に従ってこの新しいSOG膜による層間絶縁膜の形成の追試を行なった。最終熱処理後のこのSOG膜は、体積収縮率が約4%であり、従来のポリケイ酸類を出発原料とする無機系のSOG膜と同程度（ $1 \times 10^8 \text{ Pa}$ ）の引張り応力を有していた。このSOG膜の膜厚は、従来のポリケイ酸類を出発原料とする無機系のSOG膜より厚くできるが、500nm程度となるとクラックの発生が顕著になることが明らかになった。これらクラック等の発生は従来の無機系のSOG膜と同様に応力緩和によるものではあるが、従来の無機系のSOG膜と異なり極端な吸水性を伴うものではない。

【0016】本発明の目的は、水素化シルセスキオキサン類を出発原料とする上記SOG膜を構成材料の一部に含む層間絶縁膜の形成方法を提供し、さらに、製造工程を長くすることなくクラック、ボイドの発生を抑止して十分に膜厚の厚い層間絶縁膜の形成方法を提供することにある。

【0017】

【課題を解決するための手段】本発明の半導体装置の製造方法の第1の態様は、絶縁膜を介してシリコン基板表面上に複数の下層配線を形成する工程と、第1のプラズマ化学気相成長法により、上記下層配線表面と上記絶縁膜表面とを覆う第1の酸化シリコン膜を形成する工程と、水素化シルセスキオキサン類（ $(\text{HSiO}_{3/2})_n$ ）を主成分とする溶液を上記第1の酸化シリコン膜表面に塗布し、第1の熱処理によるプリベークを行ない、この第1の酸化シリコン膜表面を覆うSOG膜を形成する工程と、上記第1の熱処理より高い温度による第2の熱処理により、上記SOG膜をリフローする工程と、第2のプラズマ化学気相成長法により、リフローされた上記SOG膜表面を覆う第2の酸化シリコン膜を形成する工程とを有する。

【0018】好ましくは、上記下層配線がアルミニウムを主材料として含む金属膜、銅を主とした積層金属膜もしくは金を主とした積層金属膜からなる。さらに、リフローされた上記SOG膜表面を化学的機械研磨法により平坦化する工程を有する。さらに好ましくは、上記第1のプラズマ化学気相成長法および上記第2のプラズマ化学気相成長法の少なくとも一方が、テトラエチルオルソシリケートと酸素とを原料とするプラズマ化学気相成長法である。あるいは、上記第1のプラズマ化学気相成長法および上記第2のプラズマ化学気相成長法の少なくとも一方が、シランと亜酸化窒素とを原料とするプラズマ化学気相成長法である。

【0019】本発明の半導体装置の製造方法の第2の態様は、絶縁膜を介してシリコン基板表面上に複数の下層配線を形成する工程と、第1のプラズマ化学気相成長法により、上記下層配線表面と上記絶縁膜表面とを覆う第1の酸化シリコン膜を形成する工程と、水素化シルセスキオキサン類（ $(\text{HSiO}_{3/2})_n$ ）を主成分とする溶液を上記第1の酸化シリコン膜表面に塗布し、第1の熱処理によるプリベークを行ない、この第1の酸化シリコン膜表面を覆うSOG膜を形成する工程と、上記第1の熱処理より高い温度による第2の熱処理により、上記SOG膜をリフローする工程と、リフローされた上記SOG膜の表面を酸素プラズマ処理する工程と、上記第1の熱処理より高い温度による第3の熱処理により、酸素プラズマ処理された上記SOG膜を固化する工程と、第2のプラズマ化学気相成長法により、固化された上記SOG膜表面を覆う第2の酸化シリコン膜を形成する工程とを有する。

【0020】好ましくは、上記下層配線がアルミニウムを主材料として含む金属膜、銅を主とした積層金属膜もしくは金を主とした積層金属膜からなる。さらに、リフローされた上記SOG膜表面を化学的機械研磨法により平坦化する工程を有する。さらに好ましくは、上記第1のプラズマ化学気相成長法および上記第2のプラズマ化学気相成長法の少なくとも一方が、テトラエチルオルソ

シリケートと酸素とを原料とするプラズマ化学気相成長法である。あるいは、上記第1のプラズマ化学気相成長法および上記第2のプラズマ化学気相成長法の少なくとも一方が、シランと亜酸化窒素とを原料とするプラズマ化学気相成長法である。

【0021】

【実施例】次に、本発明について図面を参照して説明する。

【0022】半導体装置の製造工程の断面模式図である図1および図2と、水素化シルセスキオキサン類（ $(\text{HSiO}_{3/2})_n$ ）（分子量は約10000g/mol、 n は180～195程度）を出発原料とするSOG膜の収縮率およびシリコン基板に対する引張り応力の熱処理温度依存性を示すグラフである図3および図4とを併せて参照すると、本発明の第1の実施例は、下層配線の主材料がアルミ系金属からなり、上記SOG膜を含んだ場合の半導体装置の製造方法であり、以下のようにになっている。

【0023】まず、シリコン基板101表面に所要の半導体素子（図示せず）を形成し、全面に下地絶縁膜として例えばBPSG膜等を堆積、リフローしてBPSG膜102を形成し、所要のコンタクトホール（図示せず）を形成する。なお、このBPSG膜102の上面は、滑らかではあるが、必ずしも平坦化されてはいない。膜厚100nm程度のチタン膜103、膜厚100nm程度の窒化チタン膜104（窒化タングステン膜でもよい）、膜厚550nm程度のアルミ-銅-シリコン合金膜105および膜厚50nm程度の窒化チタン膜106（窒化タングステン膜でもよい）を順次スパッタリングして膜厚約800nmの積層金属膜を形成し、これを公知の方法でパターンニングして下層配線107A、107B、107C、107D等を形成する。これら下層配線107A、107B、107C、107D等の最小間隔は例えば0.4μmである。このような部分での2つの下層配線に挟まれた空隙部のアスペクト比は約2となる。このとき、BPSG膜102と下層配線107A、107B、107C、107D等とは、シリコン基板101に対して、それぞれ圧縮応力と引張り応力とを有する【図1（a）】。

【0024】次に、テトラエチルオルソシリケート（ $\text{Si}(\text{OC}_2\text{H}_5)_4$ ；TEOS）を窒素、アルゴンあるいはヘリウムでバブリングしたガスと酸素とを原料とするプラズマ化学気相成長法により、下層配線107A、107B、107C、107D等の露出面とBPSG膜102の露出面とを覆う第1の酸化シリコン膜（プラズマ酸化膜と記す）108を形成する。このプラズマ酸化膜108は、シリコン基板101に対して、 1×10^8 Pa程度の圧縮応力を有している。このプラズマ酸化膜108の成長温度（シリコン基板101裏面に対する加熱温度）は例えば400℃であり、成長時間は2～3分

間程度である。このプラズマ酸化膜108は段差被覆性に優れており、このプラズマ酸化膜108の膜厚は下層配線107A等の上面およびBPSG膜102上面を直接に覆う部分では200nm、下層配線107A等の側面を直接に覆う部分では100～150nmとなる。このため、このプラズマ酸化膜108に覆われた上記空隙部のアスペクト比は、4～8となる【図1（b）】。

【0025】なお、上記プラズマ酸化膜108の成長温度の設定は成長時間を短時間にするためのものであり、この段階で400℃に設定しても上記アルミ-銅-シリコン合金膜105の側面には極めて薄いアルミナ膜が形成されていること等からこの合金膜105はリフローしない。この成長温度は、目的に応じて300℃程度まで下げることができる。また、TEOSと酸素とによるプラズマ化学気相成長法の代りに、シラン（ SiH_4 ）と亜酸化窒素（ N_2O ）とを原料としたプラズマ化学気相成長法により、第1の酸化シリコン膜であるプラズマ酸化膜を形成してもよい。このプラズマ化学気相成長法での成長温度は、270～300℃程度である。ただし、この場合には、下層配線107A等に対する段差被覆性がTEOSと酸素とによるプラズマ化学気相成長法により形成したプラズマ酸化膜108より多少劣ることになる。

【0026】次に、水素化シルセスキオキサン類（ $(\text{HSiO}_{3/2})_n$ ）（分子量約10000g/mol； n は180～195程度）を主成分（約20重量%含有）とし、メチルイソブチルケトン（ $\text{CH}_3\text{COC}_2\text{H}_3(\text{CH}_3)_2$ ；MIBK）を溶剤とする溶液を、全面に約1000rpmで回転塗布する。200℃で約2分間からなる第1の熱処理であるプリベークをホットプレート上で行ない、有機溶剤を完全に蒸発させて、プラズマ酸化膜108表面を覆うSOG膜（図示せず）を形成する。窒素雰囲気下の電気炉で300℃、1時間程度の第2の熱処理を行ない、プリベークされたSOG膜を脱水、リフローしてSOG膜109aを形成する。このSOG膜109aの上面は滑らかである。このSOG膜109aの膜厚は、下層配線107A、107B、107C、107D上面では200～300nm程度であり、下層配線の間隔の広い部分でのBPSG膜102表面直上では700nm程度である。また、このSOG膜109aは、アスペクト比が4～8となる下層配線の上記空隙部も完全に充填している【図1（c）】。

【0027】水素化シルセスキオキサン類を出発原料とするSOG膜は、200℃程度からガラス転移を起しだす。第1の熱処理である上記プリベークの温度設定は、溶剤の除去とガラス転移とを同時に起させるためである。第2の熱処理である300℃では、ガラス転移と共に脱水が起る。この脱水のため体積収縮が起る。プリベークされた段階のSOG膜に対するこのSOG膜109aの収縮率は、1%より小さい。300℃1時間の熱処

理の代りに、400℃1時間、500℃1時間の熱処理を行なうと、収縮率は約3%、約9%と大きくなる〔図3〕。

【0028】屈折率を比較してみると、プリベーク直後のこのSOG膜では1.41となり、SOG膜109aでは1.39となり、400℃、500℃の熱処理を施したSOG膜では1.41、1.43となる。すなわち、300℃の熱処理を施したSOG膜109aの屈折率が最小となる。このSOG膜109aの1MHzでの比誘電率は約3.0となり、通常の（化学気相成長法あるいは熱酸化法による）酸化シリコン膜より小さな値となる。これは、このSOG膜109aの含水率が極めて低く、通常の酸化シリコン膜よりこのSOG膜109aの比重が小さいためと考えられる。

【0029】また、熱処理温度に対する応力の変化を測定すると、次のようになる。シリコン基板101に対して、SOG膜109a、400℃、500℃の熱処理を施したSOG膜は、それぞれ約 0.2×10^8 Pa、約 1.0×10^8 Pa、約 1.5×10^8 Paの引張り応力を有する〔図4〕。赤外吸収（FT-IR）スペクトルの測定によると、SOG膜109a、400℃、500℃の熱処理を施したSOG膜は、熱処理直後ではシラノール基を有していない。しかしながら、1月間放置した後では、500℃の熱処理を施したSOG膜にシラノール基および水分が検出される。400℃の熱処理を施したSOG膜は、大きな応力を有するにもかかわらず、この膜の応力緩和には吸水性を伴わないことが明らかになる。クラック、ボイドの発生を無視（これに関する考察は後述する）するならば、リフロー性と耐水性（耐湿性）とから、第2の熱処理の温度は300℃～400℃が好ましいことになる。

【0030】次に、上記プラズマ酸化膜108と同様の方法により、第2の酸化シリコン膜であるところの膜厚300nm程度のプラズマ酸化膜110aを形成し、本実施例による層間絶縁膜の形成が終了する〔図1（d）〕。このプラズマ酸化膜110aを形成する際にSOG膜109aも400℃の熱処理に晒されることになるが、短時間であるためSOG膜109aの膜質の変化は無視できる。なお、このプラズマ酸化膜110aも、シランと亜酸化窒素とを原料としたプラズマ化学気相成長法により形成してもよい。

【0031】続いて、フォトリジスト（図示せず）をマスクにして、プラズマ酸化膜110a、SOG膜109aおよびプラズマ酸化膜108を順次エッチングして、例えば下層配線107Aに達するスルーホール111aを形成する。このエッチングは、例えばトリフルオロメタン（CHF₃）と酸素とをエッチングガスとし、10Paの圧力で1200Wの電力による異方性プラズマエッチングである。このエッチングでは、窒化チタン膜106のエッチングレートも高いため、スルーホール11

1aの底面にはアルミ銅-シリコン合金膜105が露出する〔図2（a）〕。

【0032】引き続いて、全面にチタン膜113aおよび窒化チタン膜114aを順次スパッタリングにより形成し、さらに化学気相成長法によりタングステン膜115aを形成する。続いて、プラズマ酸化膜110a上面を覆うタングステン膜115aが除去されるまで、プラズマエッチングによるタングステン膜115aのエッチバックを行なう。このプラズマエッチングは、例えば以下のようになっている。エッチングガスは6弗化硫黄（SF₆）、キャリアガスはアルゴン（Ar）、圧力は30Pa、電力は400Wである。この条件のエッチバックにより、プラズマ酸化膜110a上面を覆う窒化チタン膜114aおよびチタン膜113aも除去され、スルーホール111aを充填する状態を有したチタン膜113a、窒化チタン膜114aおよびタングステン膜115aのみが残置される〔図2（b）〕。

【0033】さらに、チタン膜123a、窒化チタン膜124a（窒化タングステン膜でもよい）、アルミ銅-シリコン合金膜125aおよび窒化チタン膜126a（窒化タングステン膜でもよい）を順次スパッタリングして積層金属膜を形成し、これを公知の方法でパターンニングして上層配線127a等を形成する〔図2（c）〕。

【0034】上記第1の実施例におけるSOG膜109aは、上記報告（1992年のブイーエルエス・アイ・マルチレベル・インターコネクション・カンファレンス予稿集180～186頁）のSOG膜と同様に、疎水基であるSi-H結合を終端とするシロキサン結合による網状の構造を有する。このため、本実施例のSOG膜109aも上記報告のSOG膜と同様に、ポリシロキサン類（（SiR₂O）_n）を出発原料とする従来の無機系のSOG膜に比べて、耐水性（耐湿性）に優れており、（スルーホール111aを充填する部分を含めた）上層配線127aおよび下層配線107A等の耐湿性の劣化の抑止が容易になる。

【0035】また、プリベークしたSOG膜に対する収縮率はSOG膜109aの方が上記報告のSOG膜より小さく、シリコン基板に対する引張り応力もSOG膜109aの方が上記報告のSOG膜より小さい。上記報告の方法では、SOG膜自体の引張り応力が大きく、上記報告のSOG膜の下地が圧縮応力を有する下地絶縁膜と引張り応力を有する下層配線とからなるために上記報告のSOG膜の下地の応力の分布に不連続性が生じていた。このため、上記報告のSOG膜にはクラック、ボイド等が発生しやすくなるものと推測される。結果として、この上記報告のSOG膜の膜厚は500nm以上にはできなかった。これに対して本実施例では、SOG膜109a自体の引張り応力が小さく、SOG膜109aの下地が圧縮応力を有するプラズマ酸化膜108のみか

らなるためにこの下地の応力分布の不連続性はない。このため、SOG膜109aは上記報告のSOG膜に比べてクラック、ボイド等の発生が極めて少なくなり、アスペクト比の高い2つの下層配線の間（例えば下層配線107Aと下層配線107Bとの間）の充填性も好ましく、膜厚を1 μ m程度にしても使用可能となる。（また、プラズマ酸化膜108を設けることにより、第2の熱処理温度が400℃でも、クラック、ボイド等の発生が極めて少なくなり、膜厚を1 μ m程度にすることが可能になる。このことから、SOG膜109aを覆うプラズマ酸化膜110aの成長温度が400℃であっても、SOG膜109aに対して支障はないことが明らかになる。）

さらに本実施例では、SOG膜109aの表面は、シリコン基板101に対して圧縮応力を有するプラズマ酸化膜110aにより覆われている。すなわち、引張り応力を有するSOG膜109aは、圧縮応力を有するプラズマ酸化膜110aおよびプラズマ酸化膜108により挟まれている。本実施例の層間絶縁膜がこのようにプラズマ酸化膜110a、SOG膜109aおよびプラズマ酸化膜108の3層構造となることから、この層間絶縁膜自体の応力、さらにはこの層間絶縁膜と下層配線107A等との間の応力、およびこの層間絶縁膜と上層配線127aとの間の応力も、緩和されやすくなる。もしもこのプラズマ酸化膜110aを設けないと、引張り応力を有する上層配線127aが引張り応力を有するSOG膜109aの上面に直接に形成されることになり、上層配線127aの断線およびSOG膜109aのクラック等の発生が頻発することになる。

【0036】これらのことから、本実施例によれば、製造工程を長くすることなく膜厚の厚いSOG膜を形成することが容易となる。さらにまた、このSOG膜109aの形成にはリフロー工程が含まれていることから、このSOG膜109a上面は十分に滑らかになっており、上層配線の加工性も良好になり、上層配線の断線、マイグレーション耐性の劣化が防止され、上層配線間あるいは上層配線と下層配線との間の短絡の発生等も低減できる。

【0037】なお、上記第1の実施例では下層配線がアルミニウムを主材料として含む金属膜から構成されているが、上記第1の実施例においてアルミ-銅-シリコン合金膜の代りにスパッタリングによる銅膜あるいはメッキ法による金膜を用いることもできる。また、下層配線が多結晶シリコン膜、高融点金属膜、高融点金属シリサイド膜あるいは高融点金属ポリサイド膜からなる場合にも、本実施例を適用することは可能である。

【0038】半導体装置の製造工程の断面模式図である図5を参照すると、本発明の第2の実施例は、SOG膜の平坦化工程を有するという点で上記第1の実施例と異なっており、プラズマ酸化膜108（膜厚は第1の実施

例と同じ）までは上記第1の実施例と同様に形成される。

【0039】次に、上記第1の実施例と同様の方法により、主成分が水素化シルセスキオキサン類、溶剤がメチルイソブチルケトンからなる溶液を、全面に約1000rpmで回転塗布し、200℃で約2分間のプリベークをホットプレート上で行ない、窒素雰囲気のアフターで例えば300℃、1時間程度の第2の熱処理を行ないSOG膜（図示せず）を形成する。このSOG膜の膜厚は、下層配線107A、107B、107C、107D上面では200～300nm程度であり、下層配線の間隔の広い部分でのBPSG膜102表面直上では700nm程度である。さらに同様の工程を繰り返して行なう。これにより形成されたSOG膜（図示せず）の膜厚は、下層配線107A、107B、107C、107D上面では600～700nm程度であり、下層配線の間隔の広い部分でのBPSG膜102表面直上では1400nm程度になる。

【0040】続いて、例えば0.05%～0.1%の濃度に純水で希釈した弗酸水溶液を用いて、上記SOG膜表面を化学的機械研磨を行ない、平坦化された上面を有するSOG膜109bを形成する。この第2の熱処理を施されたSOG膜は、通常の（化学気相成長法あるいは熱酸化法による）酸化シリコン膜より弗酸系のウェットエッチングに対するエッチングレートが十分に高いことから、この平坦化は極めて容易である。このときのSOG膜109bの膜厚は、例えば下層配線107A、107B、107C、107D上面では300nm程度である〔図5（a）〕。この後、300℃～400℃での熱処理を付け加えてもよい。

【0041】次に、上記第1の実施例と同様の方法により、プラズマ化学気相成長法により膜厚300nm程度のプラズマ酸化膜110bを形成し、さらに異方性プラズマエッチング等により例えば下層配線107Aに達するスルーホール111bを形成する〔図5（b）〕。

【0042】次に、上記第1の実施例と同様の方法により、スルーホール111b内にチタン膜113b、窒化チタン膜114bおよびタングステン膜115bを残置形成し、さらに、チタン膜123a、窒化チタン膜124b、アルミ-銅-シリコン合金膜125bおよび窒化チタン膜126bの積層金属膜からなる上層配線127b等を形成する〔図5（c）〕。

【0043】上記第2の実施例は、上記第1の実施例の有する効果を有している。さらに本実施例は、上層配線127bの（プラズマ酸化膜108、SOG膜109bおよびプラズマ酸化膜110bからなる）下地の層間絶縁膜の上面が平坦であることから、上層配線127bを形成するためのフォトリソグラフィ工程でのアライメントマージンが、上記第1の実施例より縮小できる。また、上層配線127bを形成するためのエッチングにお

いて、上記第1の実施例よりエッチング残りが少なくなり、上層配線間の短絡はさらに低減される。

【0044】半導体装置の製造工程の断面模式図である図6を参照すると、本発明の第3の実施例は、上記第2の実施例の応用例であり、以下のようになっている。

【0045】まず、シリコン基板101表面に所要の半導体素子等を形成した後、シリコン基板101表面を覆う下地絶縁膜132が形成される。この下地絶縁膜132上面は平坦になっている。この下層絶縁膜132は酸化シリコン系の膜である。この下層絶縁膜132に所要のコンタクトホール（もしくはスルーホール）を形成した後、上記第1、第2の実施例と同様の方法により、この下地絶縁膜132表面上に、チタン膜133、窒化チタン膜134、アルミ-銅-シリコン合金膜135および窒化チタン膜136の積層金属膜からなる下層配線137A、137B、137C、137D等を形成する。シリコン基板101表面から下層配線137A、137B、137C、137D上面までの高さは、全て同じである。

【0046】さらに、上記第1、第2の実施例と同様の方法により、プラズマ酸化膜138を形成する。下層配線137A上面上でのこのプラズマ酸化膜138の膜厚は、200nm程度である。続いて、上記第2の実施例と同様の方法により、下層配線の間隔の広い部分での下層絶縁膜132表面直上での膜厚が1400nm程度になる第2の熱処理を施されたSOG膜（図示せず）を形成する。続いて、例えば0.05%~0.1%の濃度に純水で希釈した弗酸水溶液を用いて、下層配線137A等の上面直上のプラズマ酸化膜138の上面が露出するまで、上記SOG膜表面を化学的機械研磨を行ない、下層配線137A等の上面直上のプラズマ酸化膜138の上面と同一の高さに平坦化された上面を有するSOG膜139を形成する【図6（a）】。（前述したように）プラズマ酸化膜138に比べて、第2の熱処理を施されたSOG膜の上記希釈弗酸水溶液に対するエッチングレートが十分に高いことから、この化学的機械研磨の制御は容易である。

【0047】続いて、上記第1、第2の実施例と同様の方法により、SOG膜139上面およびプラズマ酸化膜138露出上面を覆う膜厚500nm程度のプラズマ酸化膜140を形成する。次に、公知の方法であるウェットエッチングと異方性プラズマエッチングとにより、上部に口径の広い部分を有し、例えば下層配線137Aに達するスルーホール141を形成する【図6（b）】。

【0048】次に、圧力1Pa程度でのスパッタリングにより、チタン膜153、窒化チタン膜154（窒化タングステン膜でもよい）およびアルミ-銅-シリコン合金膜（図示せず）を順次形成する。続いて、上記スパッタリングを行なった装置内で圧力を1Pa程度に保ったまま温度を400℃程度に上昇させることにより、上記

アルミ-銅-シリコン合金膜をリフローしてアルミ-銅-シリコン合金膜155を形成する。温度を下降させた後、スパッタリングにより、アルミ-銅-シリコン合金膜155表面を覆う窒化チタン膜156（窒化タングステン膜でもよい）を形成する。これら4層の金属膜をパターニングして、上層配線157等を形成する【図6（c）】。

【0049】上記第3の実施例は、上記第2の実施例の有する効果を有している。さらに本実施例は、（SOG膜139のエッチングを行わずに）プラズマ酸化膜140、138のエッチングのみによりスルーホール141を形成することができるため、スルーホールの形状をスルーホール141のようにすることができる。これにより、上記第1、第2の実施例と異なり、スルーホールを充填するための積層金属膜の形成および加工の工程（例えば上記第1の実施例におけるスルーホール111aを充填するためのチタン膜113a、窒化チタン膜114aおよびタングステン膜115aの形成工程およびタングステン膜115aのエッチバック工程）が、省略できるという効果を有する。

【0050】半導体装置の製造工程の断面模式図である図7および図8を参照すると、本発明の第4の実施例は、まず、上記第1の実施例と同様の方法により、プラズマ酸化膜108（膜厚は第1の実施例と同じ）を形成し、さらに、SOG膜109cを形成する【図7（a）】。このSOG膜109cの膜厚は、下層配線107A、107B、107C、107D上面では200~300nm程度であり、下層配線の間隔の広い部分でのBPSG膜102表面直上では700nm程度になる。

【0051】次に、酸素プラズマ処理を行ない、さらに、400℃の酸素雰囲気中で1時間程度の第3の熱処理を行なう。これら一連の処理により、SOG膜109cの表面から400nm程度の深さまでをSOG膜129に変換する。下層配線107A、107B、107C、107D上面直上のSOG膜109cは全てSOG膜129になり、下層配線の間には未変換のSOG膜129cが残留する【図7（b）】。この酸素プラズマ処理の条件の一例は、次のようになっている。圧力は200Pa程度、温度は200℃程度、酸素流量は200sccm程度、マイクロ波電力は1400W程度である。処理時間は約10分間である。

【0052】上記酸素プラズマ処理により、SOG膜129cのSi-H結合が酸化され、一部はシラノール基（Si-OH）に変換し、一部はシロキサン結合（Si-O-Si）に変換する。上記第3の熱処理により、このシラノール基を中心にしての脱水反応が起り、固化されたSOG膜129が得られる。弗酸系のウェットエッチングに対するSOG膜129エッチングレートは、（通常の酸化シリコン膜より大きい）SOG膜109

cより十分小さくなる。これら一連の処理後の（プリベーク直後のSOG膜に対する）このSOG膜129の収縮率は2%程度であり、シリコン基板101に対してこのSOG膜129は約 0.5×10^8 Paの引張り応力を有する。これら収縮率および応力の値は、SOG膜109cよりそれぞれ大きい。第2の熱処理を400℃で行なったSOG膜の値より小さい。なお、第3の熱処理の温度範囲としては、300℃～400℃であることが好ましい。

【0053】次に、上記第1の実施例と同様の方法により、膜厚約500nmのプラズマ酸化膜110cがSOG膜129表面上に形成される【図7(c)】。

【0054】続いて、上述のようにSOG膜129が固化されていることを利用して、上記第3の実施例と同様の方法により、（上記第3の実施例のスルーホール141と同様の形状を有する）スルーホール111cを形成する【図8(a)】。

【0055】さらに、上記第3の実施例と同様の方法により、チタン膜113c、窒化チタン膜114c、リフローされたアルミ-銅-シリコン合金膜115cおよび窒化チタン膜116cかなる積層金属膜をパターンングし、上層配線117c等が形成される【図8(b)】。

【0056】上記第4実施例は、上記第1の実施例の有する効果を有する。さらに、スルーホールを充填するための積層金属膜の形成および加工の工程の短縮に関しては、上記第3の実施例と同じ効果を有する。

【0057】なお、上記第4の実施例において、上記第2の実施例と同様に、膜厚の厚いリフローされたSOG膜を形成し、化学的機械研磨法によりそのSOG膜の表面を平坦化した後、上記酸素プラズマ処理および第3の熱処理を施してもよい。

【0058】

【発明の効果】以上説明したように本発明の半導体装置の製造方法によると、下層配線と上層配線との間の層間絶縁膜の形成は、下層配線をシリコン基板の表面上に形成した後、プラズマ化学気相成長法による第1の酸化シリコン膜の形成と、水素化シルセスキオキサン類（ $(\text{HSiO}_{3/2})_n$ ）を主成分とする溶液の回転塗布、第1の熱処理によるプリベーク、および第1の熱処理より高い温度での第2の熱処理によりリフローされたSOG膜の形成と、さらにプラズマ化学気相成長法による第2の酸化シリコン膜の形成とからなる。

【0059】この結果、本発明による層間絶縁膜は、下層配線間の空隙部分に対する充填性が十分になり、上面が十分に滑らかになり、応力の緩和が容易になり、耐水

性（および耐湿性）に優れたものになる。このため、層間絶縁膜におけるクラック、ボイド等の発生は抑制され、上層配線、下層配線の耐湿性も向上し、上層配線の加工性も良好になり、上層配線の断線、マイグレーション耐性の劣化が防止され、上層配線間あるいは上層配線と下層配線との間の短絡の発生等も低減できる。さらに本発明によれば、製造工程を長くすることなく、十分な膜厚を有する層間絶縁膜の形成が容易になる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の製造工程の断面模式図である。

【図2】上記第1の実施例の製造工程の断面模式図である。

【図3】上記第1の実施例のSOG膜の特性を説明するための図であり、熱処理温度に対するSOG膜の収縮率の依存性を示すグラフである。

【図4】上記第1の実施例のSOG膜の特性を説明するための図であり、熱処理温度に対するSOG膜の応力の依存性を示すグラフである。

【図5】本発明の第2の実施例の製造工程の断面模式図である。

【図6】本発明の第3の実施例の製造工程の断面模式図である。


【図7】本発明の第4の実施例の製造工程の断面模式図である。

【図8】上記第4の実施例の製造工程の断面模式図である。


【符号の説明】

101 シリコン基板
102 BPSG膜
103, 113a, 113b, 123a～123c, 133, 153 チタン膜
104, 106, 114a, 114b, 124a～124c, 126a～126c, 134, 136, 154, 156 窒化チタン膜
105, 125a～125c, 135, 155 アルミ-銅-シリコン合金膜
107A～107D, 137A～137D 下層配線
108, 110a～110c, 138, 140 プラズマ酸化膜
109a～109c, 109ca, 129, 139 SOG膜
111a～111c, 141 スルーホール
115a, 115b タングステン膜
127a～127c, 157 上層配線
132 下層絶縁膜


【図1】




【図2】




【図3】




【図4】




【図 5】



【図 6】



【図 8】



【図7】

